TSMC、IntelのEMIBに対抗するCoPoSのAIチップ封止技術を開発

TSMCがKinsus Interconnect Technology Corp.と協業し、EMIBに類似した先端チップ封止技術を開発しているとThe Informationが報じた。AI向け封止のボトルネック緩和と、IntelのEmbedded Multi-die Interconnect Bridgeとの直接競争に向けた新たな取り組みとなる。今回の開発により、従来報じられていたCoPoS（Chip-on-Panel-on-Substrate）計画に加え、TSMCの封止ロードマップは拡大する。CoPoSは製造可能面積の拡大と、逼迫するCoWoS能力への負荷軽減を狙うものである。 この新たなブリッジベースの手法は、AI半導体競争の軸足が最先端プロセスノードから封止へ移りつつあることを示している。封止では複数のシリコンダイを1つの高性能システムに組み上げる。IntelのEMIBは、チップレット同士の通信が必要な箇所にのみ小型の埋め込み型シリコンブリッジを使う点で、TSMCの主力であるCoWoS方式と異なる。パッケージ全体にまたがる大型インターポーザを必要としない。報道で引用された業界関係者は、TSMCの計画がCoWoS-Lで使う再配線層インターポーザを不要にし、材料使用量が少なく、複雑さも抑えられる可能性があるIntelのアーキテクチャに近づくことを目指しているとの見方を示した。 先端AI封止の需要は供給を引き続き上回っている。野村証券は、TSMCのCoWoS能力が2027年までに200万枚のウエハーに達すると見積もっており、このうち約55%をNvidiaが消費する見通しである。一部のCoWoS-Lのリードタイムは78週間に延び、能力は2026年を通じて、さらに2027年のかなり先まで完売していると報じられている。TSMCはCoWoS向けガラス基板プログラムも発表しており、台湾・台南ではCoPoSのパイロットラインを建設中で、量産開始は2028年後半を見込む。米国上場のTSMC株は木曜日に7.6%上昇し、Intel株も約13%値上がりした。