TSMCはA16半導体プロセスの開発と技術検証を完了し、2026年第4四半期に量産を開始する見通しである。1.6ナノメートル級のCMOSプラットフォームであるA16は、電源供給配線を裏面に配置するアーキテクチャー「Super Power Rail（SPR）」を採用した同社初のオングストローム級プロセスである。SPRは信号配線と電源配線を分離し、配線のボトルネックを緩和する。TSMCの2ナノメートルプロセスとA16を比較した報道では、計算速度が8～10％向上し、エネルギー消費が15～20％減少し、チップ密度が8～10％上昇するとされている。TSMCが以前に強化版のN2Pプロセスと比較した際も同じ範囲が示され、これらの向上は同等の電力または性能水準におけるものと説明されていた。A16は、2028年の量産開始を目指すTSMCの1.4ナノメートルプロセス「A14」へ移行するための過渡的な技術と位置付けられている。一方、同社はAIチップ需要の強さとCoWoSの供給制約を背景に、先端プロセスおよび先端パッケージングの生産能力も拡大している。