戻る

サムスン電子、2ナノ級半導体で回路面積最大14％縮小を提示へ

検証中
  • サムスン電子は、2ナノメートル級半導体を対象とした設計・プロセス一体最適化の成果を発表する。
  • サムスン電子の手法では、回路面積を最大14％削減できる。
  • SKハイニックスは量産競争で異なるアプローチを取っている。
当サイトの情報はAIを用いて生成されており、正確性を保証するものではありません。 参考情報としてご活用ください。