台积电开发CoPoS AI芯片封装技术,挑战英特尔EMIB

台积电开发CoPoS AI芯片封装技术,挑战英特尔EMIB

随着AI芯片组装瓶颈加剧,台积电还正与景硕科技开发一种类似EMIB的先进封装方案,进一步推进其超越CoWoS和CoPoS的更广泛布局。

事实核查
多家独立媒体援引 The Information 于 2026年7月30日发布的报道并一致称,在 AI 芯片封装(CoWoS)产能瓶颈背景下,台积电正与载板制造商景硕合作开发一种类似 EMIB 的硅桥先进封装技术。TechTimes 明确指出,景硕是该嵌入式桥接平台的共同开发方,TechPowerUp 也确认了景硕的支持。CryptoBriefing 进一步印证了台积电在 CoWoS 之外的更广泛推进,包括 CoPoS 面板级封装。该说法的所有关键要素均获得支持。
摘要

据The Information报道,台积电正与景硕科技(Kinsus Interconnect Technology Corp.)合作开发一种类似EMIB的先进芯片封装技术,为这家台湾芯片制造商缓解AI封装瓶颈、并更直接与英特尔嵌入式多芯片互连桥(EMIB)竞争的努力增添新路径。这一进展将台积电的封装路线图从此前报道的CoPoS(Chip-on-Panel-on-Substrate)项目进一步拓宽;该项目旨在扩大可用制造面积,并缓解产能受限的CoWoS压力。 这种新的桥接式方案凸显出,AI半导体领域的竞争正从先进制程节点转向封装环节;在这一环节中,多个硅晶粒被组装成单一高性能系统。英特尔的EMIB与台积电主流的CoWoS方案不同,前者仅在芯粒需要通信的位置使用小型嵌入式硅桥,而非采用覆盖整个封装的大型中介层。报道援引的业内观察人士称,台积电的该项目可能意在取消CoWoS-L中使用的重布线层中介层,转向更接近英特尔、材料用量更低且潜在复杂度更小的架构。 此举正值先进AI封装需求持续超过供应之际。野村证券估计,到2027年台积电CoWoS产能将达到2 million wafers,预计英伟达将消耗其中约55%的产出;与此同时,部分CoWoS-L交付周期已拉长至78周,且据报道产能已售罄至2026年,并延续至2027年大部分时间。台积电还宣布了CoWoS玻璃基板项目,并正在中国台湾台南建设一条CoPoS试产线,预计将于2028年下半年实现量产。台积电在美国上市的股票周四上涨7.6%,英特尔上涨约13%。

术语与概念
  • EMIB: Embedded Multi-die Interconnect Bridge,英特尔的一种封装方法,通过小型嵌入式硅桥连接芯粒,而不是使用完整中介层。
  • CoWoS: Chip-on-Wafer-on-Substrate,台积电的先进封装平台,用于将高性能芯片组装进单一封装。
  • CoPoS: Chip-on-Panel-on-Substrate,台积电的一种封装方案,采用面板式制造以提升大型AI芯片封装的可用面积。